DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 02633278

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

63-250178 [JP 63250178 A]

PUBLISHED:

October 18, 1988 (19881018)

INVENTOR(s): SHIMIZU NOBUHIRO

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-085378 [JP 8785378]

FILED:

April 07, 1987 (19870407)

INTL CLASS:

[4] H01L-029/78; H01L-021/20; H01L-021/263; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 715, Vol. 13, No. 62, Pg. 44,

February 13, 1989 (19890213)

ABSTRACT

PURPOSE: To improve an interface between a gate insulating film and a recrystallization semiconductor film and besides to improve a flat band voltage, by performing an annealing process in an atmosphere of oxygen before piling a gate insulating film.

CONSTITUTION: A semiconductor film 2 is piled on an insulating substrate 1 annealed with beam energy 3. In succession, a low resistance semiconductor film 4 of 0.1 omega.cm or less in specific resistance is piled on a recrystallization semiconductor film 21, and only the low resistance semiconductor film 4 on source and drain regions is made to remain and activated by a beam annealing method. when a N channel TFT is manufactured, N type impurities are added. When a P channel TFT is manufactured, P type impurities are added. Thereafter photo-lithography is used to etch the recrystallization semiconductor film 21 and then to perform element isolation and next annealing is performed in an atmosphere of oxygen 5. This oxygen annealing may be performed at 400 deg.C to 600 deg.C for thirty minutes or more. A surface of a channel part in the recrystallization semiconductor film 21 is thus oxidized thinly, so that an interface of the channel part can be improved.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007701620

Image available

WPI Acc No: 1988-335552/198847

Forming thin-film transistor on insulator - by annealing semiconductor

film in oxygen atmos. and depositing gate insulation film NoAbstract Dwg

2/3

Patent Assignee: SEIKO DENSHI KOGYO KK (DASE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Kind Date Applicat No

Kind Date

Week

JP 63250178

Α

19881018 JP 8785378

19870407 198847 B Α.

Priority Applications (No Type Date): JP 8785378 A 19870407

Patent Details:

Patent No Kind Lan Pg Main IPC

Filing Notes

JP 63250178

Α

Title Terms: FORMING; THIN; FILM; TRANSISTOR; INSULATE; ANNEAL;

SEMICONDUCTOR; FILM; OXYGEN; ATMOSPHERE; DEPOSIT; GATE; INSULATE;

FILM; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI

⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-250178

Mint Cl.

識別記号

庁内整理番号

@公開 昭和63年(1988)10月18日

H 01 L 29/78 21/20 21/263

3 1 1 F -8422-5F 7739-5F

7514-5F 審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 薄膜半導体装置の製造方法

②特 願 昭62-85378

20世 題 昭62(1987)4月7日

宏 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

四代 理 人 弁理士 最 上 務 外1名

町 福 杏

1. 発明の名称

部膜半導体装置の製造方法

2. 特許請求の範囲

次の(a)~何からなる薄膜半率体装置の製造方法。 (a)絶縁落板上に、非晶質または多結晶の半導体 膜を堆積した後、ビームエネルギーで前記半導体 膜をアニールして、再結晶半導体膜にする工程。

(山前記再結晶半導体膜上に、比抵抗0.1 公司以下の低抵抗半導体膜を堆積して、ソースとドレイン領域のみ残して、他をエッチングした後、ビームエネルギーにより、前記低抵抗半導体膜を活性化して、さらに低低抗にする工程。

(c) 素子を分離するために、前記再結晶半導体膜を助状にエッチングして、酸素雰囲気中で400 で~600 でで30分以上アニールする工程。

(1) 前記設者アニール後、ゲート組縁膜を堆積した後、ソースとドレイン領域に、コンタクトホールを形成して、ゲート電抵、ソース電極。ドレイ

ン電極を製作する工程。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、逸籍物上に薄膜トランジスタ(TFT)を製作する方法に関する。

(発明の概要)

本発明は、絶縁物上にTFTをビームアニールにより製作する工程において、ゲート絶縁脱堆積筋に、酸素雰囲気中でアニールをすることにより、フラットバンド電圧 (Vァo) を改善できるようにしたものである。

(従来の技術) ..

従来、ゲート語経設地積額に酸素雰囲気中でのアニールを行わなかった。

(発明が解決しようとする問題点)

第3図 Θ のI。- V。特性に示すように、従来の方法では、V。< 0 となり V。= 0。 でのリーク電波が大きくなってしまう。

(作用)

特開昭 63-250178 (2)

ゲート絶縁膜堆積前に、酸素多頭気中でアニールすることにより、ゲート絶縁膜と再結晶半再体膜との界面が改善され、Visも改善される。

(実施例)

以下、図面によって本発明を説明する。第1図 (3)~(4)は、本発明の第1実施例の工程を説明する ための断面図である。

第1回回は絶縁落板1上に半導体膜2を堆積し、 ビームエネルギー3でアニールする工程である。 絶縁落版1の例としては、石英や無アルカリガラ スやアルカリなどの不純物を含んだガラスの変版 を助止したものなどがある。ここでは、550 での プロセスが使用可能な無アルカリガラスを接近との プロセスが使用可能な無アルカリガラスの膜と多致 の堆積方法があるが、ここではアモルファスシリ の堆積方法があるが、ここではアモルファスシリコンとではなが、ここではアモルファスシリコンとではないでは、全種から がよこの間に設定し、原料ガスは主にシラン(Sianus)とは、ジボラン

再結晶アニールを行う。削記プレアニールと図様に、真空または窒素や不活性ガス雰囲気でAェレーザを使って、水素を除去した8-8~が溶融するエネルギー密度でピームエネルギー3を走査させる。この結果、半導体膜2は結晶化して再結晶 半導体膜21となる。

第1図のは、再結品半導体限21上に、比低抗0.1 Q ca以下の低低抗半導体限4を堆積して、ソースとドレイン領域の低低抗半導体限4のみをエッチングで残し、ビールにより活性化すると、N型の保護がある。低低抗半導体限4の例は、N型の不能物を設作する場合には、N型の不能物を設作する。単位では、N型の不能物を設定では、N型の不能物を設定では、N型の不能力があるが、では、各種CVDは、スパックはがあるが、プラズマCVDはでの限する。地位で、スパックはがあるが、プラズマCVDはでいた。スパックはがあるが、プラズマCVDはでいた。スパックはがあるが、プラズマCVDはでいた。スパックはからのが、プラズマCVDはでいた。21、に0.1%から1%のホスフィン(PH。)を添加して、0.02μmから0.1μmの間で堆積する。

(B: H.) を0.5ppmから 5 ppm ドープしたガスを使用する。又、股厚は1000人から3000人の間に 設定するが、ここでは2700人にする。

次に半導体膜2をビームエネルギー3でアニールする例について説明する。アニール方法には、レーザや電子ビーム又はランプやヒータなどを用いた多数のエネルギー選があるが、ここではArレーザを使用してアニールする方法を述べる。

一般にブラズマCVD 法により堆積した。- s i には限中に水素ガスが含まれているため、このガスを除去するプレアニールを行うことで後述アニールを行うことで後で、アニールをはまっまし中の水紫ガスが約500 で以上ではまっましたが知られており、この経度であることが知られており、この経度である。例としては真空または窒素や不定も可能である。例としては真空または窒素や不定のエネルギーを度でArレーザのピームエネルである。とないできる。又、窒素が囲気で550 で、1時間行っても十分である。続いて

又、P・a-Siの場合には、SiH。にジボラン(B・H。)を添加して堆積する。次にフォトリソ技術により、ソースとドレイン部分のみ残して他をエッチングして除去する。エッチング方法は、ドライエッチでもウェットエッチでもよいが、イフッ化メタン(CF。)と酸素(Oz)との混合がスによるプラズマエッチで容易にできる。次にピームエネルギー3で低抵抗半導体膜4を活性化し、より低抵抗化して、コンタクトを良好にする。

第1図(では、フォトリソ技術により再結晶半期 体験21をエッチングして素子分離を行い、酸素 5 季頭気中でアニールを行う工程である。エッチン グ例は、前述のプラズマエッチングにより容易に できる。酸素アニールは400 セ~600 セで30分以 上行えばよく、一例としては550 セで1時間アニ ールすれば十分である。この酸素アニールにより、 再結晶半導体膜21のチャネル部表面が存く酸化されて、チャネル部の界面が改善される。

第1図回は、ゲート絶縁膜6を堆積し、ソース とドレインのコンタクトホールをフォトリソ技術

特開昭63-250178 (3)

で形成した後、ゲート電極7,ソース電極8,ド レイン電攝9を形成する工程である。ゲート絶縁 膜6は、各個CVD法.スパッタ法などで、シリ コン酸化酸(SiOx)やシリコン窒化膜(Si N x) などが堆積できる。ここでは、SiOxを アラズマCVD法で堆積する方法について説明す る。堆積温度は窓温から300 での間で、原料ガス はSiH。とN: Oを主に使う。膜厚は、500 A から3000人の間で堆積する。堆積後、蛮奢雰囲気 中で550 で、1時間のアニールを行い、ゲート絶 経膜の膜質を向上させる。次にソースとドレイン 部分のコンタクトホールは、フォトリソ技術によ り形成した後、ゲート電振7. ソース電振 B. ド レイン電極9を堆積する。堆積方法は、スパッタ や薔奇法があり、材料もAE-Si、Mo-SI. W-SIなどの金属シリサイドがある。一例とし ては、マグネトロンスパッタ法でAL-SiをQ. 5 μmから1 μmで堆積する。

第2図41~はは、本発明の第2実施例の工程を 示す断面図である。第1実施例との違いは、ソー

工程を示す断面図、第3図(a), (b)は本発明と従来 の工程によるTFTの特性を説明するための図面 である.

1・・・絶縁基板

2・・・半部体膜

3・・・ピームエネルギー

4 ・・・低抵抗半導体膜

5・・・酸素

6・・・ゲート組縁膜

て・・・ゲート電極

8・・・ソース電板

9・・・ドレイン電压

21 · · · 再結晶半導体膜

41 · · · 低低抗領域

DJ E

出願人 セイコー電子工業株式会社 路(他1名) 代理人 弁理士 最 上


スとドレインの低低抗領域41をイオン往入で製作 する点である。一例としては、NチャネルTFT を製作する場合に、第2図のに示すようにリン (P) のイオン注入により、低低抗領域41を形成 する。他の工程は、第1実施例と同じである。

(発明の効果)

水免叨は、ゲート絶縁膜6を埋積する前に、股 妻アニールを行うことにより、チャネル部の界面 - が改善される。その効果は、乳3図(4)、(4)に示す · TFTの I。 - V。特性からわかる。第3図回は、 酸素アニールを行わない従来の方法で、 V , z < 0 となって、V。=0でのI。が10-*Aと大きくな っている。酸素アニールを行った本急明の工程に よる特性は第3図向に示すようにVノ=<0となり、 V。=0でのI。が10-11 Aと小さくなり、良い 特性を示している。


4. 図面の簡単な説明

第1図印~回は木苑明の第1実施側の工程を示 ナ斯皿図、第2図(4)~(8)は本発列の第2実施例の




本発明の多†実施例のL程を示す 断面図


特開昭63-250178(4)



本先明の第2実施例の工程を示す断面図 第 2 図



(a) 本光明による特性の説明図



(b) 従来の方法による特性の説明図

製作したTFTのID-VG特性図 第 3 図